PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-308197

(43) Date of publication of application: 02.11.2001

(51)Int.CI.

H01L 21/8234

H01L 27/088

H01L 29/78

(21)Application number: 2000-124221

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

25.04.2000

(72)Inventor: FUKUMOTO AKIRA

MORINAGA MINORU

(a)

(b)

(:)


(4)

(a)

(54) MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To form an LDD region of a high breakdown voltage transistor which is longer in comparison with an LDD region of a MOS transistor driven by a low voltage symmetrically to a gate of the high breakdown voltage transistor without using a mask, when the low-voltage driven MOS transistor and a high breakdown voltage MOS transistor at the same time. SOLUTION: After a gate 108a of a high breakdown voltage transistor and a gate 108b of a transistor driven by a low voltage are formed, the implantation of phosphorus ions for an LDD is performed by using the gate 108a as a mask, followed by a heat treatment for diffusing phosphorus under the gate 108a to form an LDD layer 110. After that, a side wall 114a is formed on the side wall of the gate 108a and the high-density source and drain implantation is performed by using the side wall 114a as a mask. As a result, the LDD layer 110 which is longer than an LDD layer 112 of a low-voltage transistor can be formed symmetrically to the gate 108a without using a mask. Furthermore, downsizing of the high breakdown voltage transistor can be attained and variability of characteristics can be restrained.



LEGAL STATUS

[Date of request for examination]

25.04.2000

[Date of sending the examiner's decision of

18.04.2003

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

3473902

[Date of registration]

19.09.2003

[Number of appeal against examiner's decision of

2003-08820

rejection]

[Date of requesting appeal against examiner's

16.05.2003

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-308197 (P2001 - 308197A)

(43)公開日 平成13年11月2日(2001.11.2)

(51) Int.Cl.⁷

識別記号

FI

テーマコート*(参考)

H01L 21/8234 27/088

29/78

H01L 27/08

29/78

5F040 102B 5F048

301S

審査請求 有 請求項の数3 OL (全8 頁)

(21)出願番号

特願2000-124221(P2000-124221)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(22)出願日 平成12年4月25日(2000.4.25)

(72) 発明者 福本 彰

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(72) 発明者 森永 実

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(74)代理人 100095555

弁理士 池内 寛幸 (外1名)


最終頁に続く

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 低電圧駆動MOSトランジスタと、高耐圧M OSトランジスタとを同時に形成する際に、低電圧駆動 MOSトランジスタのLDD領域に比べて長い高耐圧ト ランジスタのLDD領域を、マスクを用いず、対称に形 成する。

【解決手段】 高耐圧トランジスタのゲート108 a と、低電圧トランジスタのゲート108bを形成後、ゲ ート108aをマスクとしてLDD用リンイオン注入を し、その後、熱処理してゲート108aの下にもリンを 拡散させ、LDD層110を形成する。その後、ゲート 108aの側壁にサイドウオール114aを形成し、そ れをマスクとして高濃度ソース・ドレイン注入をする。 それにより、マスクを用いることなくゲート108aに 対称に低電圧トランジスタのLDD層112よりも長い LDD層110を形成でき、高耐圧トランジスタの小型 化と、特性バラツキ抑制ができる。



【特許請求の範囲】

半導体層上の第1の領域に高耐圧トラ 【請求項1】 ンジスターの第1の膜厚を有する第1のゲート酸化膜を 形成し、前記半導体層上の第2の領域に低電圧駆動トラ ンジスターの第2の膜厚を有する第2のゲート酸化膜を 形成する工程と、前記第1及び第2のゲート酸化膜上に それぞれ高耐圧トランジスターのゲートと低耐圧トラン ジスターのゲートを形成する工程と、前記高耐圧トラン ジスターのゲートをマスクとして、前記半導体層と反対 の導電型を有する不純物を前記第1の領域に注入する工 10 程と、前記第1の領域に注入された前記不純物を熱拡散 させる工程と、前記低電圧駆動トランジスターのゲート をマスクとして、前記半導体層と反対の導電型を有する 不純物を前記第2の領域に注入する工程と、全面に絶縁 膜を堆積し、異方性ドライエッチングにより前記高耐圧 トランジスターのゲート及び前記低電圧駆動トランジス ターのゲートの側壁にサイドウォールを形成する工程 と、前記サイドウオール、前記高耐圧トランジスターの ゲート及び前記低電圧駆動トランジスターのゲートをマ スクとして、前記半導体層と反対の導電型を有する不純 20 物を前記第1及び前記第2の領域に注入する工程とを含 むことを特徴とする半導体装置の製造方法。

半導体層上の第1の領域に高耐圧トラ 【請求項2】 ンジスターの第1の膜厚を有する第1のゲート酸化膜を 形成する工程と、前記第1のゲート酸化膜上に高耐圧ト ランジスターのゲートを形成する工程と、前記髙耐圧ト ランジスターのゲートをマスクとして前記半導体層と反 対の導電型を有する不純物を前記第1の領域に注入する 工程と、前記第1の領域に注入された前記不純物を熱拡 散させる工程と、この後、前記半導体層上の第2の領域 30 に低電圧駆動トランジスターの第2の膜厚を有する第2 のゲート酸化膜を形成する工程と、前記第2のゲート酸 化膜上に低電圧駆動トランジスターのゲートを形成する 工程と、前記低電圧駆動トランジスターのゲートをマス クとして、前記半導体層と反対の導電型を有する不純物 を前記第2の領域に注入する工程と、全面に絶縁膜を堆 積し、異方性ドライエッチングにより前記高耐圧トラン ジスターのゲート及び前記低電圧駆動トランジスターの ゲートの側壁にサイドウォールを形成する工程と、前記 サイドウオール、前記高耐圧トランジスターのゲート及 び前記低電圧駆動トランジスターのゲートをマスクとし て、前記半導体層と反対の導電型を有する不純物を前記 第1及び前記第2の領域に注入する工程とを含むことを 特徴とする半導体装置の製造方法。

【請求項3】 前記第1の領域に注入された前記不純物を熱拡散させる工程の後、前記低電圧駆動トランジスターのVtを制御するするためのチャネル注入を前記第2の領域に行うことを特徴とする請求項2記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置、特に 高耐圧MOS型半導体集積回路装置の製造方法に関す る。

[0002]

【従来の技術】従来、十数Vから数十Vの電圧で駆動する高耐圧MOS型トランジスタを搭載した半導体集積回路装置が用いられている。高耐圧MOS型トランジスターは、例えば、液晶パネル駆動用LSIとして用いられる。液晶パネル駆動用LSIは液晶パネルの高画質化のために出力電圧を高くすることが要望され、出力用の内部回路の耐圧は、5Vから10V、あるいは20V以上に高耐圧化することが求められ、同時に動作制御用に5Vあるいは3.3Vのロジック回路を必要としている。【0003】また、液晶パネル駆動用LSIは、通常液晶パネルの縁に張り付けて用いられるため、細長い形状で400程度の出力端子を持っている。そして、パネルの縁を狭くするため、液晶パネル駆動用LSIはより細くすることが求められ、同時に液晶パネルの多画素化に伴い、更なる多出力化が求められている。

【0004】一方、製造工程においては、ステッパーで 露光できる範囲(例えば20mm以下)の制限のため に、チップの長さには制限がある。従って、液晶パネル 駆動用LSIは、回路を構成する高耐圧MOSトランジ スターを小さくすることが求められている。

【0005】十数Vから数十Vの電圧で駆動する高耐圧 MOS型トランジスタを搭載した半導体集積回路装置の構造とその製造方法としては、例えば特開平8-204021号 公報に記載されたものが知られている。図5は、従来の上記のような高耐圧MOSトランジスタと、数Vの電圧で駆動する低電圧駆動MOSトランジスタとを同一基板上に形成した半導体装置の製造方法を示す工程断面図である。この図では、左側が低電圧MOSトランジスタ、右側が高耐圧MOSトランジスタである。

【0006】まず、図5(a)に示すように、半導体基板310に形成された、高耐圧MOSトランジスタのゲート301および低電圧MOSトランジスターのゲート302に対して自己整合的に、LDD(ライトリイ・ドープド・ドレイン)を形成するための不純物注入を行い、高耐圧MOSトランジスターのLDD領域303および低電圧MOSトランジスターのLDD領域304を形成する。次に図5(b)に示すように、TEOS(テトラオルソシリケート)を原料とするCVD法により、シリコン酸化膜305を形成する。

【0007】次に図5(c)に示すように、異方性エッチングによりゲート301,302の側壁にサイドウオール306a、306bを形成する。選択的にソースドレイン注入を行うためのレジスト307を形成後、ソース・ドレインを形成するための濃い不純物(Nchトランジスターの場合は通常砒素)注入により、高耐圧MO

Sトランジスターのソース・ドレイン領域308と低電 EMOSトランジスターのソース・ドレイン領域309 を形成する。このとき低電圧MOSトランジスターのソ ース・ドレイン領域309がゲート302およびサイド ウオール306bに自己整合的に形成される。これに対 して、高耐圧MOSトランジスターは高耐圧化のため水 平方向に長いLDDが必要であるので、レジスト307 により高耐圧トランジスターのゲート301およびサイ ドウオール306bを被覆し、ソース・ドレインを形成 するための濃い不純物注入を、高耐圧トランジスターの 10 ゲート301から左側に長さL1、右側に長さL2離し て行っている(マスクオフセット高耐圧MOSトランジ スター)。理想的には、通常L1=L2となっている。 [0008]

【発明が解決しようとする課題】この高耐圧MOSトラ ンジスターにおいては、上述のようにトランジスターサ イズの小型化が要求されている。従来の高耐圧MOSト ランジスターでは、図5のように、高耐圧MOSトラン ジスターのゲート301に対して自己整合的にLDDを 形成した後に、マスクオフセットL1、L2を形成し、 これによりソース・ドレインを形成するためのヒ素を注 入している。このため、工程でのマスクズレによりLD D長L1が長くなるとL2が短くなり、また逆にL1が 短くなりL2が長くなるということが発生する。

【0009】マスクズレのためにLDD長が短くなった 側でも所定の耐圧を確保するためには、LDD長を耐圧 の設計値から要請される長さよりもマスクズレ分(例え ぱ0.3μm)長くする必要があった。そのためにトラ ンジスターサイズが大きくなるばかりでなく、LDD長 トランジスターの電流能力が低下する。それを補なおう とすればTrのチャンネル方向と直角方向の幅を広げる 必要があり、さらにトランジスターが大きくなるという 問題があった。

【0010】例えば耐圧確保のため最低限LDD長を $0.3 \mu m$ 必要とする場合、マスクずれ $0.3 \mu m$ を考 慮すると、少なくとも O. 6 µ m以上のL D D長が必要 になる。その結果、ソース部分あるいはドレイン部分の LDD部の抵抗は2倍になる。さらに、マスクずれによ るLDD部の抵抗はらつきを低減する為には、LDD長 40 をさらに長くして、抵抗を大きくし、バラツキを吸収す るようにしなければならない。

【0011】本発明の目的は、上記従来の問題点を解消 した、ロジック用の低耐圧トランジスターと同時に形成 する高耐圧トランジスターを小型にするための製造方法 を提供するととである。

[0012]

【課題を解決するための手段】上記課題を解決するた め、本発明に係る第1の半導体装置の製造方法は、半導 体層上の第1の領域に高耐圧トランジスターの第1の膜 50 【0016】

厚を有する第1のゲート酸化膜を形成し、半導体層上の 第2の領域に低電圧駆動トランジスターの第2の膜厚を 有する第2のゲート酸化膜を形成する工程と、第1及び 第2のゲート酸化膜上にそれぞれ高耐圧トランジスター のゲートと低耐圧トランジスターのゲートを形成する工 程と、高耐圧トランジスターのゲートをマスクとして、 半導体層と反対の導電型を有する不純物を第1の領域に 注入する工程と、第1の領域に注入された不純物を熱拡 散させる工程と、低電圧駆動トランジスターのゲートを マスクとして、半導体層と反対の導電型を有する不純物 を第2の領域に注入する工程と、全面に絶縁膜を堆積 し、異方性ドライエッチングにより高耐圧トランジスタ ーのゲート及び低電圧駆動トランジスターのゲートの側 壁にサイドウォールを形成する工程と、サイドウオー ル、高耐圧トランジスターのゲート及び低電圧駆動トラ ンジスターのゲートをマスクとして、半導体層と反対の 導電型を有する不純物を第1及び第2の領域に注入する 工程とを含む。

【0013】また、本発明に係る第2の半導体装置の製 造方法は、半導体層上の第1の領域に高耐圧トランジス ターの第1の膜厚を有する第1のゲート酸化膜を形成す る工程と、第1のゲート酸化膜上に高耐圧トランジスタ ーのゲートを形成する工程と、高耐圧トランジスターの ゲートをマスクとして、半導体層と反対の導電型を有す る不純物を第1の領域に注入する工程と、第1の領域に 注入された前記不純物を熱拡散させる工程と、この後、 半導体層上の第2の領域に低電圧駆動トランジスターの 第2の膜厚を有する第2のゲート酸化膜を形成する工程 と、第2のゲート酸化膜上に低電圧駆動トランジスター が必要以上に長くなるために、LDD部分の抵抗により 30 のゲートを形成する工程と、低電圧駆動トランジスター のゲートをマスクとして、半導体層と反対の導電型を有 する不純物を第2の領域に注入する工程と、全面に絶縁 膜を堆積し、異方性ドライエッチングにより高耐圧トラ ンジスターのゲート及び低電圧駆動トランジスターのゲ ートの側壁にサイドウォールを形成する工程と、サイド・ ウオール、高耐圧トランジスターのゲート及び低電圧駆 動トランジスターのゲートをマスクとして、半導体層と 反対の導電型を有する不純物を第1及び第2の領域に注 入する工程とを含む。

> 【0014】以上の方法によれば、従来のようにマスク を用いずに高耐圧トランジスタのゲートをマスクとして 注入し、熱拡散した不純物領域をほぼゲートに対称に形 成することができる。

【0015】また、第2の製造方法においては、第1の 領域に注入された不純物を熱拡散させる工程の後、低電 圧駆動トランジスターのV t を制御するするためのチャ ネル注入を第2の領域に行うことが望ましい。このよう にすれば、V t を制御するするためのチャネル注入層が 熱拡散の影響を受けずに形成できる。

【発明の実施の形態】(第1の実施の形態)第1の実施 の形態における半導体装置の製造方法について、図1及 び図2を用いて説明する。図1及び図2は、髙耐圧MO Sトランジスタと低電圧駆動MOSトランジスタとを同 時に搭載した半導体集積回路の製造工程を示す断面模式 図であり、連続した工程を示す。図における左側の低電 圧トランジスター領域LVには低電圧MOSトランジス タが形成され、右側の高耐圧トランジスター領域HVに は髙耐圧MOSトランジスタが形成される。

【0017】まず、図1 (a) に示すように、P型半導 10 体基板101上にフィールド酸化膜102(またはトレ ンチ分離でも良い)を形成し、次に熱酸化により厚さ 1 Onm~50nmの高耐圧のゲート酸化膜103a、1 03bを形成する。次に図1(b)に示すように、高耐 圧トランジスター領域HV上にレジスト104を形成 し、低耐圧トランジスター領域LVの髙耐圧のゲート酸 化膜103bを除去する。次いで図1(c)に示すよう に、レジスト104を除去後、熱酸化により厚さ5nm ~15 n mの低電圧トランジスターのゲート酸化膜10 5 b を形成する。このとき高耐圧トランジスターのゲー 20 ト酸化膜103aは追加酸化されるので、積層ゲート酸 化膜105aとなる。積層ゲート酸化膜105aの厚さ は最終的に20nm~60nmである。

【0018】図1(d)に示すように、ゲート酸化膜1 05a、105b上に膜厚250nm~500nmの伝 導性ポリシリコン106を形成し、レジスト107を形 成後、エッチングにより、図1(e)に示すように、高 耐圧トランジスターのゲート108aと低耐圧トランジ スターのゲート108bを形成する。レジスト107を 除去後、低電圧トランジスター領域LV上にレジスト1 30 り、ソースドレインに対称にばらつきが発生するため、 09を形成し、高耐圧トランジスター領域HVに、リン を1E12cm²~1E14cm²だけ、半導体基板に対 して斜めに回転或いはマルチステップ注入することによ り、高耐圧LDD注入領域110を形成する。

【0019】注入後、図2(f)に示すように、低電圧 トランジスター領域LV上に形成したレジスト109を 除去し、950℃以上の高温で高耐圧LDD注入領域1 10にリンの不純物拡散をさせる。例えば1000℃、 60分の熱拡散を行うと、髙耐圧LDD注入領域110 は、高耐圧トランジスターのゲート108aの下に0. 3μ m \sim 0. 4μ m入り込む。

【0020】次に図2(g)に示すように、高耐圧トラ ンジスター領域HV上にレジスト111を形成し、低電 圧トランジスター領域LVに、リンを1E12cm²~ 1 E 1 4 c m²だけ、半導体基板に対して斜めに基板回 転或いはマルチステップ回転しながら注入することによ り、低電圧MOSトランジスタのLDD注入領域112 を形成する。

【0021】LDD注入が終了した後、図2(h)に示 すように、高耐圧トランジスター領域HV上のレジスト 50

111を除去し、半導体基板全面に減圧CVD法でTE OSによる酸化シリコン膜113を積層する。そして図 2(i)に示すように、異方性ドライエッチングにより 酸化シリコン膜113をエッチングし、髙耐圧トランジ スターのゲート108a及び低電圧トランジスターのゲ ート108bの側壁に、それぞれ幅100nm~200 nmのサイドウォール114aと114bを形成する。 この状態で高耐圧トランジスター領域 HV と低耐圧トラ ンジスター領域HVに、髙耐圧トランジスターのゲート 108aとサイドウォール114a、及び低耐圧トラン ジスターのゲート108bとサイドウォール114bに 対して自己整合的にヒ素を注入し、高濃度のソースドレ イン領域115を形成する。との後の工程は、通常行わ れている工程となる。

【0022】本実施の形態の製造方法によれば、同一チ ップ上で、低電圧動作トランジスターのLDD長に比 べ、高耐圧のトランジスターのLDD長をより長くする 事ができ、しかも上記製造工程から明らかなように、高 耐圧のトランジスターのLDD長をゲート電極108a の左右で対称にすることができる。また高耐圧のトラン ジスターのソース・ドレインも自己整合的に形成すると とが可能になる。このようにして、従来の高耐圧のトラ ンジスターLDDを形成する際のマスクズレに起因す る、LDD長が短くなった側で発生する耐圧低下や特性 のバラツキが無くなるため、高耐圧のトランジスター小 型化と特性の均一化に効果を発揮する。

【0023】本実施の形態による製造工程では、サイド ウオール幅のばらつきと拡散層110の熱拡散によるし DD長のばらつきは、合計しても 0. 05 μm以下であ トランジスターの特性のばらつきを、マスクずれによる ばらつきに対し1/6~1/10に小さく出来る。

【0024】なお、本実施の形態では、トランジスタを 形成する下地をP基板としたが、Pウエル上でも良い。 また、図2(f)の工程において、高耐圧トランジスタ ー領域HV上にレジスト111を形成せずに、低電圧ト ランジスター領域LVと同時にリンを1 E 1 2 c m- 2~ 1 E 1 4 c m⁻² 斜めに回転或いはマルチステップ注入し ても良い。との場合、工程を増加させずに高耐圧トラン 40 ジスターのLDD領域の不純物濃度を段階的に変化させ ることができ、動作時の電界を緩和し、トランジスター のよりいっそうの髙耐圧化が可能である。

【0025】また、N基板またはNウエル上にPチャネ ルトランジスタを形成する場合であっても同様である。 後の工程ではリンの代わりにボロンまたはBFℷを注入 し、ヒ素の代わりにボロンまたはBFスを注入する。

【0026】(第2の実施の形態)図3及び4は、本発 明の第2の実施の形態における半導体装置の製造方法を 示す工程フローの断面模式図であり、連続した工程を示 す。図3及び4においても、髙耐圧MOSトランジスタ

と、低電圧駆動MOSトランジスタとは、図1及び2と 同様に配置されている。

【0027】図3(a)に示すように、P型基板201 上にフィールド酸化膜202(またはトレンチ分離でも 良い)を形成し、さらに高耐圧トランジスターの膜厚2 0 n m ~ 5 0 n m のゲート酸化膜203を形成する。次 に、高耐圧トランジスター領域HVのみにゲート204 を形成し、さらに低電圧トランジスター領域LV上にレ ジスト205を形成する。その後、高耐圧トランジスタ ー領域HVに、リンを70keV~150keVで1E 10 12 cm⁻²~1 E 1 4 cm⁻²、ゲート 2 0 4 に自己整合 的に斜めに回転或いはマルチステップ注入することによ り、高耐圧LDD注入領域206を形成する。

【0028】次に図3(b)に示すように、レジスト2 05を除去後、950℃以上の高温で高耐圧LDD注入 領域206を熱拡散させる。例えば1050℃、60分 の熱拡散を行うと、高耐圧LDD注入領域206はゲー ト204の下に0. 3μm~0. 4μm入り込む。

【0029】次いで図3(c)に示すように、高耐圧ト ランジスター領域HV上にレジスト207を形成し、低 20 電圧トランジスターのV t を制御するするためのチャネ ル注入を行う。その後、低電圧領域LV上に残ったゲー ト酸化膜203を除去し(図3(d))、さらに高耐圧 トランジスター領域HV上のレジスト207を除去した 後、低電圧トランジスターのゲート酸化膜208を形成 する(図3(e))。この時、高耐圧トランジスタのゲ ート電極204の表面には酸化膜が形成される。

【0030】次に、図4(f)に示すように、膜厚25 0nm~500nmの伝導性ポリシリコン209を形成 し、さらにレジスト210を形成する。次に図4(g) に示すように、エッチングにより低電圧トランジスター のゲート211を形成した後、レジスト210を除去す る。そして図4(h)に示すように、高耐圧トランジス ター領域HV上にレジスト212を形成し、低電圧トラ ンジスター領域LVに、リンを70keV~150ke Vで1E12cm⁻¹~1E14cm⁻¹、斜めに回転或い はマルチステップ注入することにより低電圧LDD注入 領域213を形成する。

【0031】次に図4(i)に示すように、高耐圧トラ ンジスター領域HV上のレジスト212を除去し、減圧 40 CVD法によるTEOS酸化膜214を積層する。次に 図4(j)に示すように、異方性ドライエッチングによ り高耐圧トランジスターのゲート204及び低電圧トラ ンジスターのゲート211の側壁に、それぞれ幅100 nm~200nmのサイドウォール215aと215b を形成する。次に、高耐圧トランジスター領域HVと低 電圧トランジスター領域HVに、ヒ素を、ゲート204 とサイドウォール215a、及びゲート211とサイド ウォール215bに自己整合的に注入し、高濃度ソース ドレイン領域216を形成する。この後の工程は図1及 50 113、214 酸化膜

び2の半導体集積回路装置と同様である。

【0032】上記製造方法によれば、同一チップ上で、 低電圧動作トランジスターのLDD長に比べ、高耐圧の トランジスターのLDD長を左右対称に長くし、かつ、 自己整合的に髙耐圧のトランジスターのソース・ドレイ ンを形成することが可能になり、従来のようなマスクズ レによる耐圧低下や特性のバラツキが無くなるため、高 耐圧のトランジスター小型化と特性の均一化に効果があ る。

【0033】また本実施の形態においては、高耐圧LD D注入領域206を熱拡散させる工程の後に、低電圧ト ランジスターのチャネル領域のドープを行うことが、図 3(e)の段階で可能であり、第1の実施形態に比べ て、低電圧トランジスターのチャネルドープの拡散を抑 制し、高精度に低電圧トランジスターVt制御が行える 利点がある。また反対に、より高温の高耐圧LDD注入 領域206の熱拡散処理が可能となり、より高耐圧のト ランジスターを形成出来る。

[0034]

(5)

【発明の効果】本発明によれば、ロジック用の低電圧ト ランジスターと同時に形成する高耐圧トランジスターの 製造ばらつきを小さくし、従来のようなマスク合わせマ ージンなどをLDDに追加する必要がなく、ON抵抗を 小さく、高耐圧のトランジスターを小型化し、安定した 特性を実現することができる。

【図面の簡単な説明】

【図1】第1の実施の形態におけるnチャネル形低耐圧 及び高耐圧MOSトランジスタの製造工程を示す断面模 式図

【図2】図1に続く工程を示す断面模式図

【図3】第2の実施の形態におけるnチャネル形低耐圧 及び高耐圧MOSトランジスタの製造工程を示す断面模 式図

【図4】図3に続く工程を示す断面模式図

【図5】従来のnチャネル形低耐圧及び高耐圧MOSト ランジスタの製造工程を示す断面模式図

【符号の説明】

101、201 P型基板

102、202 フィールド酸化膜

103、203 高耐圧トランジスターのゲート酸化膜 103b 低耐圧領域の高耐圧酸化膜

104, 107, 109, 111, 205, 207, 2 10、212 レジスト

105、208 低電圧トランジスターのゲート酸化膜 106、209 ポリシリコン


108a、204 高耐圧トランジスターのゲート


108b、210 低電圧トランジスターのゲート


110、206 高耐圧LDD注入領域

112、213 低電圧LDD注入領域

9 114a、114b、215a、215b サイドウォ *115、216 ソースドレイン領域 ール







【図4】

フロントページの続き

Fターム(参考) 5F040 DA22 DB01 DC01 EC07 EF13

EK01 FA05 FA10 FA12 FB04

FC02 FC13

5F048 AA05 AB10 AC01 BA01 BB05

BB16 BC06 BC07 DA01 DA25